4. CAS Interrupt (II) : Read Interrupted Write & DQM
(1) CL=2, BL=4
CLK
i) CMD
RD WR
DQM
DQ
ii) CMD
D0 D1 D2 D3
RD
WR
DQM
DQ
iii) CMD
DQM
DQ
iv) CMD
DQM
DQ
(2) CL=3, BL=4
CLK
Hi-Z D0 D1 D2 D3
RD
WR
Hi-Z
D0 D1 D2 D3
RD
WR
Q0 Hi-Z D0 D1 D2 D3
Note 1
i) CMD
DQM
DQ
ii) CMD
DQM
DQ
iii) CMD
DQM
DQ
iv) CMD
DQM
DQ
v) CMD
DQM
DQ
RD WR
D0 D1 D2 D3
RD
WR
D0 D1 D2 D3
RD
WR
DW0R D1 D2 D3
RD
WR
Hi-Z
D0 D1 D2 D3
RD
WR
Q0
Hi-Z
Note 2
D0
D1
D2
D3
A43L8316
* Note : 1. To prevent bus contention, there should be at least one gap between data in and data out.
2. To prevent bus contention, DQM should be issued which makes a least one gap between data in and data out.
Preliminary (April, 2000, Version 1.0)
17
AMIC Technology, Inc.