Q67101-H6773 Ver la hoja de datos (PDF) - Infineon Technologies

Número de pieza

componentes Descripción

Lista de partido

Q67101-H6773

Joint Audio Decoder-Encoder - Multimode

Infineon Technologies 

PSB 7238

Table of Contents

Page

1

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

1.1

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

1.2

Feature List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

1.3

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

1.4

Pin Configuration (top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10

1.5

Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11

1.6

Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17

1.7

System Integration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

2

2.1

2.2

2.2.1

2.2.2

General Architecture and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . .21

Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21

Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22

Summary of the Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22

Audio Functions and Supplementary Features . . . . . . . . . . . . . . . . . . . .23

3

3.1

3.1.1

3.1.2

3.1.3

3.1.4

3.1.5

3.2

3.3

3.3.1

3.3.2

3.3.2.1

3.3.2.2

3.3.3

Interfaces and Memory Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

IOM®-2 Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

Serial Audio Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26

Parallel Host Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28

External Memory Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28

Clock Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

Shared Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

Directly Accessible Register Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31

Input/Output Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31

DSP/Host Com Area with a Multiplexed Host Interface . . . . . . . . . . . . . .34

Access to DSP/Host Com Area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34

Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

DSP/Host Com Area with a Demultiplexed Host interface . . . . . . . . . . .42

4

4.1

4.2

4.3

4.4

4.4.1

4.4.2

4.5

4.5.1

Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

PLL and Baud Rate Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

Audio and Data Reception/Transmission . . . . . . . . . . . . . . . . . . . . . . . . . .48

HDLC Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60

IOM®-2 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69

Monitor Channel Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70

C/I Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76

Programming Indirectly Accessible Registers . . . . . . . . . . . . . . . . . . . . . . .79

Programming via Parallel Host Interface . . . . . . . . . . . . . . . . . . . . . . . . .79

5

Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80

5.1

Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80

5.2

Interrupt Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81

5.3

Indirectly Accessible Configuration and Control Registers . . . . . . . . . . . . .85

Semiconductor Group

3

Data Sheet 1998-07-01

Share Link: